On the Calculation Precision of a Silicon Concert Hall – Two-dimensional Case –

Atsushi KUMAGAI* and Takao TSUCHIYA*

(Received Jan 23, 2009)

In this paper, the sound field simulation by the digital Huygens' model (DHM) method is implemented in the Field Programmable Gate Array (FPGA) device. The DHM method is one of the time domain numerical methods for the wave propagation in which propagation and scattering of waves are simulated as the sequences of impulses scattering as Huygens' principle states. In this paper, the DHM method is calculated by 32bit fixed point arithmetic. In the fixed point arithmetic calculation, errors caused by the overflow or the underflow sometimes occurs. To reduce these errors two correction methods are considered; one is the sign bit error detection and correction, and the other is the amplitude clipping correction. Some numerical experiments are made for the two dimensional sound field. It is shown that the errors caused by the overflow is practically reduced by the sign bit error detection and correction without increase of the circuit area.

Key words: Digital Huygens' Model, Acoustic Simulation, FPGA キーワード: ディジタルホイヘンスモデル, 音響シミュレーション, FPGA

シリコンコンサートホールの計算精度に関する検討-2次元の場合-

熊谷篤志, 土屋隆生

1 はじめに

音場のリアルタイムシミュレーションを行う場合, 膨大な計算資源が必要となるため,既存の汎用コン ピュータの利用では困難が伴う。そこで,音響シミュ レーション専用のハードウェア構築,すなわち音場 のハードウェア化が必要になる。音場のハードウェア 化は,音場の微小領域を近似的にディジタル回路で 表現し,FPGA (Field Programmable Gate Array) などでシリコンチップ化することにより実現する¹⁾。 チップ化された多数の音場回路を並列接続すれば, 比較的低周波のクロック周波数でもリアルタイムシ ミュレーションが可能になる。さらには,チップ内 にコンサートホールの音響空間をすっぽりと納めた "シリコンコンサートホール"の実現も夢ではなく なる²⁾。 シリコンコンサートホールを実現するには、1つ のFPGA チップでできるだけ広い音響空間を計算 させる必要がある。そのために、本研究では演算量 が少ない計算手法として、ディジタルホイヘンスモ デル (DHM)^{3),4)}を採用する。2次元の音場を対象 とし、DHM をハードウェア記述言語 VHDL を用い て FPGA に実装する場合の計算精度を検討する。2 次元 DHM 回路は、32bit 固定小数点演算により構 成する。本研究では、固定小数点演算のオーバーフ ローによるエラーに着目し、オーバーフローが計算 結果に与える影響とその対策について検討する。

2 2 次元音場の DHM 表現

本研究では,2次元音場を対象とする。2次元 DHM の場合,音場の微小領域を Fig.1 のような 直交線分で表現する。図 (a) のように入射されたパ

^{*} Department of Information Systems Design, Doshisha University, Kyoto Telephone/Fax: +81-774-65-6638, E-mail: ttsuchiy@mail.doshisha.ac.jp



Fig. 1 A two-dimensional DHM element.

ルスは,節点における特性インピーダンスの不連続 から図 (b) のように散乱される。すべての点から同 時に入射した場合の各点へのパルス応答は式 (1) で 表される。

$$S_1^{n+1}(i,j) = \phi^n(i,j) - P_1^n(i,j)$$

$$S_2^{n+1}(i,j) = \phi^n(i,j) - P_2^n(i,j)$$

$$S_3^{n+1}(i,j) = \phi^n(i,j) - P_3^n(i,j)$$

$$S_4^{n+1}(i,j) = \phi^n(i,j) - P_4^n(i,j)$$
(1)

ただし、P, S はそれぞれ入射,散乱パルス、添字 1~4 は線分番号,i,j はx,y 座標に対応する離散 点,n は離散時刻をそれぞれ表す。 $\phi^n(i,j)$ は節点 における音圧で

$$\phi^{n}(i,j) = \frac{1}{2} \sum_{m=1}^{4} P_{m}^{n}(i,j)$$
(2)

で表される。散乱パルスは、つぎの時間ステップで は次式のように隣接要素の線分への入射となる。

$$\begin{cases}
P_3^{n+1}(i-1,j) = S_1^{n+1}(i,j) \\
P_4^{n+1}(i,j+1) = S_2^{n+1}(i,j) \\
P_1^{n+1}(i+1,j) = S_3^{n+1}(i,j) \\
P_2^{n+1}(i,j-1) = S_4^{n+1}(i,j)
\end{cases}$$
(3)

この過程を繰り返すと,波が連鎖的に四方へ伝搬す る様子が表現される。その拡がり方はホイヘンスの 原理そのものであり,DHM はホイヘンスの原理の 離散化モデルになっている。式(1)で表される演算 は,非常に単純で,かつ並列処理やハードウェア化 に適している。

3 2次元 DHM 回路と計算精度

DHM により 2 次元音場を実現するために, Fig.2 (a) のように式 (1) の計算を行う DHM 回路をハー ドウェア記述言語 VHDL により構成する。音場のシ



Fig. 2 Two-dimensional DHM circuits.



Fig. 3 Numerical model.

ミュレーションを行うためには DHM 回路を図 (b) のように 2 次元的に接続する。入出力は,音源に対 応する DHM 回路に信号を入力し,受音点に対応す る回路から信号を出力する。

出来るだけ回路規模を小さくして,多数のDHM 回路を FPGA に実装するために乗算が簡素となる 符号付き固定小数点演算を採用する。コンサート ホール等の音響を考える場合,対象とする音圧範囲 は 0~120dB (ref 20µPa) 程度と見積もられる。6桁 程度の音圧範囲を符号付き固定小数点数で表現する には 20bit あれば十分であるが,本研究では演算精 度を考慮に入れて 32bit とする¹⁾。また実際に回路 を合成して検証を行うのは手間がかかるため,本研 究では VHDL で実装した回路と同じ動作をするシ ミュレーションプログラムをソフトウェアで実現し, 精度の検討を行う。

3.1 固定小数点演算による誤差

まず,固定小数点で演算した場合の誤差を検討す るために,Fig.3のような1m×1mの2次元音場モ デルを想定し,浮動小数点演算による結果と比較す る。領域は10×10のDHM回路で構成し,図中の 左上の回路1へ音源信号を入力,右下の回路Oから



Fig. 4 Calculated waveform by the DHM circuit.



Fig. 5 Calculation error corresponding to Fig.4.

音圧信号を出力する。残響性の室を想定して壁の反 射率は0.9 とする。入力信号は周波数340Hzの連続 正弦波とし,振幅は5.7×10⁶とする。ただし,入 力直後の5周期程度で振幅が20倍程度大きくなっ た後,つぎの5周期で上記の定常振幅になるように している。

Fig.4 は固定小数点演算による DHM 回路の出力 波形である。Fig.5 は同じ計算を単精度浮動小数点 で行い,その結果を基準としたときの DHM 回路の 誤差である。約 10⁸ の信号振幅に対して 20~70 程 度の誤差が生じているが,これは小数点以下の切捨 て誤差とみなせる。この値は入力振幅に対して 10⁻⁶ 程度であり,S/N 比換算で 98dB になる。CD のダ イナミックレンジが 96dB であることを考えると, 32bit あれば固定小数点演算でも十分な精度を保っ ているといえる。

3.2 オーバーフローによる誤差

固定小数点演算において符号ビットへのオーバーフローが発生すると、符号ビットが反転して誤差が 生じる。nbitの固定小数点数の場合、符号ビットの 反転によって生じる誤差は 2ⁿ となる。Fig.6 は入 力波形の振幅を少し大きくして瞬間的 (約 1.47[ms]) にオーバーフローを生じさせた場合の DHM 回路の



Fig. 6 Calculated waveform by the DHM circuit when overflow happens for a short time.



Fig. 7 Calculation error corresponding to Fig.6.

出力を示す。Fig.7 はその絶対誤差である。ただし, オーバーフローによる誤差のみを検討するために, 64bit の固定小数点数で計算した結果を基準として いる。オーバーフローが生じたことにより,約2³² ≒4×10⁹の誤差が発生するが,オーバーフローが 生じる時間が短いために誤差が時間とともに減少し, 約525[ms] 程度で収束している。これは壁に吸収を もたせているために誤差成分についても壁で反射の 際に吸収されるためである。

Fig.8 はさらに入力振幅を大きくしてオーバーフ ローを長時間 (約 27.09[ms]) 生じさせた場合であ



Fig. 8 Calculated waveform when overflow happens for a long time.



Fig. 9 Calculation error corresponding to Fig.8.

る。Fig.9 はその絶対誤差である。長時間オーバー フローが続くことで誤差成分が減衰する前に次々と オーバーフローが生じるため、オーバーフローを起 こした信号が隣接する回路でまたオーバーフローを 引き起こし、オーバーフローが連鎖し続けている。 このような誤差が生じないように、オーバーフロー による誤差を軽減するための処理が必要になる。

4 オーバーフローに対する処理

オーバーフロー処理として,符号ビットの訂正と 振幅のクリップについて検討する。

4.1 符号ビット訂正処理

符号ビット訂正処理は、オーバーフロー発生時に 反転した符号ビットを正しい符号に訂正するもので、 最も簡便な処理である。2入力加算の場合、Fig.10 のように入力信号が同符号の場合にオーバーフロー の生じる可能性がある。また、減算の場合は異符号 の場合にオーバーフローの生じる可能性がある。そ こで、以下の論理式を用いて符号の訂正を行う。

$$s' = a \cdot b + b \cdot s + s \cdot a \tag{4}$$

ただし, a, bは入力信号の符号ビット, s は演算結 果の符号ビットを表す。s'を新しい符号ビットとす ることで符号の反転を訂正することができる。









Fig. 11 Calculated waveform with sign bit correction.



Fig. 12 Calculated error corresponding to Fig.11.

Fig.11は, Fig.8の入力に対して符号ビット訂正処 理を施した場合の結果を示す。Fig.12は,符号ビッ ト訂正処理による誤差を示す。Fig.8と同じくオー バーフローによる誤差が生じているが,符号ビット の反転が生じなくなったことで誤差が小さくなって いることがわかる。また,訂正処理を行うことで時 間とともに誤差が軽減されているのがわかる。訂正 処理での誤差収束時間は約560[ms]となり,瞬間的 なオーバーフローと同程度に抑えられている。この ことから符号ビット訂正処理は,オーバーフローに 対し効果があると考えられる。

4.2 クリップ処理

クリップ処理は、オーバーフロー発生時に最大値 (負数の場合は最小値)に値をクリップする処理で ある。同符号の加算で演算結果の符号ビットが異な るときにオーバーフローが発生する。このときに、 クリップ処理では演算結果を最大値、または最小 値に訂正する。Fig.13 は、Fig.8 の入力に対してク リップ処理を施した場合の結果を示す。Fig.14 は、 クリップ処理による誤差を示す。クリップ処理をす ることで波形の乱れが少なくなっていることがわか る。また、クリップ処理ではオーバーフロー発生時



Fig. 13 Calculated waveform with amplitude clip correction.



Fig. 14 Calculation error corresponding to Fig.13.

の誤差が符号ビット訂正処理より小さく,収束時間 は約 525[ms] となっている。

4.3 演算データ長の拡張

信号のデータ長が固定されていても演算時にデー タ長を拡張できれば、オーバーフローを容易に回避 できる。演算でのオーバーフローを回避することが できればオーバーフロー処理の回数が少なくなり、 回路面積を減らすことができる。そこで演算時にの みデータ長を拡張して演算を行い、演算結果は元の 信号のデータ長に合わせて縮小することを検討する。

データ長の拡張は,信号の最上位ビットの上に拡 張ビットを追加すれば良いが,演算結果のデータ長 縮小には工夫が必要となる。すなわち,演算結果が 元の信号のデータ長で決まる最大値あるいは最小値 を超える場合,拡張ビットをそのまま削除すれば値 に誤りが生じてしまう。したがって,演算結果が最 大値あるいは最小値を超える場合はオーバーフロー 処理を行い,越えなければ拡張ビットをそのまま削 除することにする。

Fig.15 は, Fig.8 の入力に対して演算データ長を 拡張した後に符号ビットの訂正処理を施した場合の



Fig. 15 Calculated waveform with data length expansion and sign bit correction.



Fig. 16 Calculation error corresponding to Fig.15.



Fig. 17 Calculated waveform with data length expansion and amplitude clip correction.

結果, Fig.16 はその誤差を示す。データ長の拡張に よりオーバーフローによる誤差が軽減されている。 また,誤差の収束時間は約 560[ms] となっている。

Fig.17は、演算データ長を拡張した後にクリップ 処理を施した場合の結果、Fig.18はその誤差を示す。 データ長の拡張によって演算でのオーバーフロー誤 差が軽減され、波形の乱れがほとんどなくなって いることがわかる。また、クリップ処理によりオー バーフロー誤差が小さくなり誤差伝搬が小さくなっ たことで、誤差の収束時間が約332[ms] とさらに短 くなっている。



Fig. 18 Calculation error corresponding to Fig.17.

4.4 回路面積の比較

DHM をハードウェア化する場合, FPGA 内で構成される回路の占有面積が小さいほど,より多くの DHM 要素を実装することができる。そこで,オー バーフロー処理を施した回路について回路面積の比較を行った。それぞれの処理方法の回路面積(LUT 数で比較)と処理を施さない回路に対する面積の増加率を Table に示す。

オーバーフロー処理を行わない場合の LUT 数は 224で、符号ビットの訂正処理を施すことで3.1%の 増加、クリップ処理により 97.8%増加している。符 号ビットの訂正処理は符号の判定処理回路が追加さ れるだけであるが、クリップ処理では符号の判定後 にビット数分のマルチプレクサが必要となるため、 回路面積が大幅に増加している。また、データ長 を拡張した場合は、符号ビットの訂正処理を行うと LUT 数が 7.1%増加し、データ長を拡張したことに よって回路面積が増加している。一方、クリップ処 理の場合は 60.7%の増加で、データ長を拡張しない 場合よりも回路面積の増加が抑えられている。これ は、データ長を拡張したことでクリップ処理のため のマルチプレクサの数を削減することができたため である。

5 まとめ

DHM を FPGA に実装することで、音場のリアル タイムシミュレーションを目指すシリコンコンサー トホールについて, 主にオーバーフローによる誤差 とその軽減方法について検討した。オーバーフロー が発生しない場合は、32bit 固定小数点演算で十分 な精度で計算が行える。一方, 短時間のオーバーフ ロー発生の場合は、 すぐに 誤差が減衰して計算結果 への影響は限定的であるが、長時間発生し続けると 深刻な影響があることが示された。これに対処する ために, 符号ビットの訂正処理と振幅のクリップ処 理について検討を行った。その結果、符号ビットの 訂正処理よりもクリップ処理の方がよりオーバーフ ローによる誤差を軽減することができるが、クリッ プ処理は符号ビットの訂正処理に比べて面積増加率 が高くなるため、誤差を十分に軽減でき、面積の増 加率も低い符号ビット訂正処理の方が、よりハード ウェア化に適していることが示された。

本研究の一部は,2007年度同志社大学理工学研 究所研究助成金の補助を受けて行われた。記して, 謝意を表する。

参考文献

- 中園 隆明, 土屋 隆生, 菅原 英子, 井口 寧, "FPGA による音場シミュレーションに関する検討", 同志社 大学理工学研究所報告, 47, 2, 118-124 (2006.7).
- T. Tsuchiya, E. Sugawara and Y. Inoguchi, "Real time sound field simulator using field programmable gate array device", *Acoustic Imaging*, 29, 491-496 (2008).
- Y. Kagawa, T.Tsuchiya, B.Fujii and K.Fujioka, "Discrete Huygens' Model Approach to Sound Wave Propagation," J. Sound & Vib., **218**, 3, 419-444 (1998).
- T. Tsuchiya, "Numerical Simulation of Sound Wave Propagation with Sound Absorption Using Digital Huygens' Model," Jpn. J. of Appl. Phys., 46, 7B, 4809-4812 (2007).

Correction method	LUTs	Increasing rate $[\%]$
No correction	224	-
Sign bit correction	231	3.1
Amplitude clip correction	443	97.8
Data length expansion and sign bit correction	240	7.1
Data length expansion and amplitude clip correction	360	60.7

Table Circuit area.